책읽는 공돌이

반도체 제조 단계에서 설계는 앞단에 존재합니다. 한번 공정에 들어가게 된다면 수개월이 걸리기 때문에 각종 EDA( Electronic Design Automation)들의 도움을 받아 실제 웨이퍼 테스트와 가깝게 수많은 시뮬레이션을 진행하게 됩니다.직접 테스팅하는 과정을 제외하고는 컴퓨터 안에서만 작업이 가능하기 때문에 수많은 팹리스 업체들이 기본적으로 갖추고 있는 역량입니다. 반도체 설계 직무는 디지털 및 아날로그 회로 설계를 통해 반도체 칩의 구조와 기능을 개발하고 최적화하는 역할을 수행합니다. 반도체 설계 엔지니어는 전자기기에서 핵심적인 역할을 하는 칩의 성능을 극대화하고, 파워 효율과 속도를 높이기 위해 회로 설계부터 테스트, 검증까지의 과정을 총괄합니다. 주로 Design, Verificatio..

MIMO는 "Multiple Input Multiple Output"의 약어로, 무선 통신에서 사용되는 기술입니다. MIMO 시스템은 여러 개의 안테나를 사용하여 동시에 여러 개의 데이터 스트림을 전송하고 수신하는 기술입니다. 이는 전송하는 데이터의 대역폭을 효과적으로 활용하고, 신호 간의 간섭을 줄여 전송 속도와 신뢰성을 향상시킵니다. MIMO는 주로 LTE, Wi-Fi, 5G 등과 같은 고속 무선 통신 시스템에서 사용되며, 대역폭 효율성과 신호 간섭 감소를 통해 높은 데이터 전송률을 제공합니다.   수천 개의 안테나가 기저대역 샘플을 공통 처리 장치로 전송해야 하는 경우 전송 용량 요구 사항이 극도로 높을 수 있습니다. 분산 처리 아키텍처, 최적화된 자원 할당 방안, 회로 구현 및 프로토 타입이 필요..

1. ASIC"  Application Specific Integrated Circuit "주문형(맞춤형) 반도체로 트랜지스터와 연결선이 놓여질 위치에 제한을 두지 않은 반도체 설계 방식이다. FPGA보다 저렴하고 빠르며 전력 효율이 좋다. 하지만 칩이 한 번 완성되면 수정이 어렵기 때문에 초기 비용이 많이 들어 충분한 검증의 과정이 필요하다. 이러한 특징에 따라 대량 생산에 적합하다. 일반적으로 ASIC으로 칩을 생산하기 전에 FPGA를 사용하여 회로를 검증하게 된다. 2. FPGA" Field Programmable Gate Array "FPGA는 다른 프로세서들과는 비교 안되는 독보적인 유연성이 그 특징이다. 프로그램 알고리즘에 따라 프로세싱이나 병렬 계산 속도를 높일 수 있으며, 게이트 수, 지원..

Antenna Effect는 Channel 면적이 작을수록 문제가 생길 여지가 크기 때문에 갈수록 어려워지는 불량종류입니다. 1. Antenna Effect 플라즈마에 의해 gate oxide가 damage를 입는 것으로, 검출은 oxide가 깨짐으로써 STBY current가 줄줄 새는 걸로 알 수 있습니다. 이러한 문제는 수율과 신뢰성에 큰 영향을 끼칩니다. 주로 MOS 공정중에 ETCH 공정에서 일어납니다. ETCH를 위해 plasma를 쓰게 되는데 면적이 넓을수록, 두께가 두꺼울수록, 많은 양의 plasma가 쌓이고 일정이상 쌓인 plasma는 빠져나갈 데를 찾다가 gate oxide의 Breakdown Voltage를 넘어서는 순간 gate oxide를 통해 한번에 빠져나가면서 damage를 주..

메모리의 종류입니다. 위로 갈수록 빠르고 아래로 갈수록 bit당 Cost. 즉 저렴합니다. 붉은색 계열의 위에 3개 층은 휘발성 메모리이고, 그 아래로는 비휘발성 메모리입니다. DRAM이나 Flash, HDD(하드디스크)는 많이 들어본 메모리 종류입니다. CPU - Flip-Flop으로 가장 빠르다 Cache - SRAM Persistent Memory - 생소해 보일수도 있지만 비휘발성이고 Flash보다 매우 빠르게 동작하는 메모리들을 전체적으로 일컫는 말입니다. 요런 NVDIMM-N/NVDIMM-P 모듈을 포함합니다. 뉴메모리시대로 가면서 비휘발성이면서 빠르고, 싼 메모리에 대한 니즈가 커지고 있습니다. 아직 이 Persistent Memory에서 어떤 메모리가 가장 스타 메모리가 될지는 모릅니다. ..

MRAM은 동작 속도가 빠르고 비휘발성을 가지고 있기 때문에 차세대 메모리소자로써 주목받고 있다. 게다가 자성을 이용하기 때문에 안정성과 내구성이 우수한 장점이 있다. 그 중 STT-MRAM은 기존 MRAM이 가지고 있던 소형화, 자기장에 의한 비선택 셀의 저장 상태 변화를 개선하기 위해 개발되었다. STT-MRAM의 magnetic tunnel junction(MTJ) 소자를소자를 포함하는데 MTJ 소자는 자유층, 터널링 옥사이드 , 고정층으로 구성되어 정보를 저장하는데, 자유층 자성체의 자화 방향과 고정층 자성체의 자화 방향이 서로 평행(P)하냐 역평행(AP)하냐에 따라 두 층사이의 저항이 크게 달라지는 것을 이용하여 0과 1의 상태를 표현한다. 평행 상태일 경우에는 낮은 저항상태(RL)를 가지며 0..

PCM은 원자 배열에 따라 크게 다른 전기적 특성을 나타내는 Ge(게르마늄), Te(텔루륨) 및 Sb(안티몬)의 특정 화합물의 특성을 기반으로 합니다. 이러한 재료는 무질서한 비정질 상, 즉 amorphous 상태에서, 매우 높은 저항을 갖는 반면, 정렬된 결정상, crystalline상태에서는 저항이 매우 낮습니다. PCM device는 두 전극 사이에 끼워진 이 상변화 물질로 구성됩니다. 메모리 어레이에서 PCM device는 일반적으로 1 T1 R 구성이라고 하는데, field-effect 트랜지스터(FET)와 같은 액세스 장치와 직렬로 배치됩니다. 충분히 높은 진폭의 전류 펄스, 즉 RESET 펄스가 PCM 장치에 적용될 때, phase-change 물질의 상당 부분이 줄 heating으로 인해 ..

공정의 이해만 돕기 위해 간단하게만 설명을 합니다. - Chemical Mechanical Polishing Chemical 요소와 Mechanical요소를 결합한 Polishing을 통하여 Wafer를 연마하는 기술이다. - Mechanical(기계적, 물리적) 요소 Chip내 각각 다른 높이를 Pad와 접촉할 때 서로 다른 압력을 받아 상대적으로 높은 부분이 높은 압력에 의해 먼저 갈려서 평탄화를 이룬다. - Chemical(화학적) 요소 :Mechanical 한 요소의 단점인 연마 시에 스크래치에 약하고 잘 갈기 위해서 슬러리(Slurry)를 접촉면에 분포시켜서 연마한다. CMP 공정 이유 - 특정 부분이 조금만 툭 튀어나와 있어도 노광이 원하는 선폭의 경계를 넘게 되어 패턴이 뭉그러진다. CMP로..

하이닉스는 PUC(Peri Under Cell) , 삼성전자는 COP(Cell On Peri)라고 부르는 구조입니다. 이전에 3D VNAND가 CELL은 적층하고 Peri는 같은 층에 둬서 건축물로 치면 아파트 + 상가라고 하면 PUC, COP는 상가가 밑에 있는 주상복합의 형태입니다. 3D VNAND의 Peri가 차지하는 면적을 줄일 수 있기 때문에 전체적으로 봤을 때 약 30%의 칩사이즈가 줄어듭니다. 단점으로는 Cell 더 올라가기 때문에 Cell동작의 성능이 열화 되고 Cell을 올리기 때문에 Peri와 Cell 간의 배선이 어려워지게 됩니다. 게다가 Peri 공정 후에 Cell공정이 들어가기 때문에 열공정으로 인한 안 좋은 영향을 Peri가 받게 됩니다. 이러한 단점을 안고서라도 면적에 대한 이..

기본적으로 Planar NAND에서 Vertical NAND(VNAND)의 변화는 주택에서 아파트의 변화로 많이 이야기합니다. 당연히 같은 호수에 비해 좁은 면적을 차지하게 됩니. 이것의 의미는 같은 용량에 더 작게 만들 수 있게 할 수 있다는 것입니다. 반대로 단점도 존재합니다. 높은층을 쌓아야 하기 때문에 단수가 늘어날수록 단수를 더 쌓아야 하기 때문에 공정비용도 같이 늘어나게 됩니다. 그리고 아파트도 마찬가지지만 높이 쌓을수록 더 난이도가 높아집니다. 하지만 이 모든 단점을 커버할 수 있을 정도로 작게 만들 수 있고, 이것은 곳 한 웨이퍼당 생산량이 늘어나기 때문에 가격경쟁력이 늘어날 수 있다는 것입니다. 잠깐 칩사이즈가 생산량에 어떤 영향을 미치는지 볼 때, 칩사이즈가 가로세로 반으로 줄어든다면 ..