기본적으로 Planar NAND에서 Vertical NAND(VNAND)의 변화는 주택에서 아파트의 변화로 많이 이야기합니다. 당연히 같은 호수에 비해 좁은 면적을 차지하게 됩니. 이것의 의미는 같은 용량에 더 작게 만들 수 있게 할 수 있다는 것입니다.
반대로 단점도 존재합니다. 높은층을 쌓아야 하기 때문에 단수가 늘어날수록 단수를 더 쌓아야 하기 때문에 공정비용도 같이 늘어나게 됩니다. 그리고 아파트도 마찬가지지만 높이 쌓을수록 더 난이도가 높아집니다. 하지만 이 모든 단점을 커버할 수 있을 정도로 작게 만들 수 있고, 이것은 곳 한 웨이퍼당 생산량이 늘어나기 때문에 가격경쟁력이 늘어날 수 있다는 것입니다.
잠깐 칩사이즈가 생산량에 어떤 영향을 미치는지 볼 때, 칩사이즈가 가로세로 반으로 줄어든다면 산술적으로 면적은 1/4이 됩니다. 그렇다고 이게 50개 생산가능한 개 200개로 생산량이 되는것이 아니라 +a가 된다. 칩사이즈가 클 때는 버려지던 부분들이 채워질 수 있기 때문입니다. 그리고 칩이 파티클로 인해서 불량이 생겼을 때 한개 칩을 버린다 했을 때 큰 칩사이즈 1개는 작은 칩 4개가 버려지는 것과 같기 때문에 Loss로 인한 부분까지 고려했을 때 더 크게 차이가 나게 됩니다.
-셀구조
VNAND의 독특한 구조는 채널 홀 기술로 구현되었습니다. 채널 홀은 원통형 채널을 통해 셀을 연결하고 100개의 레이어가 넘는 셀을 쌓을 수 있고 최근에는 200단 300단으로 쌓는 구조를 개발하고 있습니다. 평면 NAND 설계의 최대 컴포넌트 용량은 128GB인 반면, VNAND 구조는 그 한계를 1TB(테라비트)까지 늘려줍니다. 이러한 혁신적인 구조에 더해 VNAND는 CTF(Charge Trap Flash) 기술을 사용하여 셀 간섭을 제거하는 것입니다. CTF의 구조는 추가적으로 설명하는 글을 적겠습니다. 플래시 메모리는 평면 낸드플래시 메모리에 비해 두 배나 빠르게 데이터를 쓸 수 있으며 동시에 소비 전력을 크게 낮출 수 있다. 전장이 축소되고 전압 분포가 뛰어난 V-NAND의 고유한 구조 덕분에 내구성이 더 높고 오류 발생률은 더 낮다는 장점도 있다.
블락단위로 이해해 볼 때 Planar의 한 블락(왼쪽그림)이 세로로 들어서 여러 블락을 쌓으면 오른쪽그림과 같은 VNAND Structure가 됩니다. 동작은 기본 NAND 동작과 같습니다. 다만 구조상 Planar일 때 WL이 선이라면 VNAND에서는 WL이 단수를 세는 면단위로 바뀝니다. 몇 단이니 몇단이니 하는 것은 WL의 개수인 셈입니다.
'반도체 > 반도체에 대해서' 카테고리의 다른 글
[제품] STT-MRAM / MRAM (0) | 2023.05.26 |
---|---|
[제품] PRAM (0) | 2023.05.23 |
[공정] CMP 공정 (0) | 2023.05.10 |
[제품] 4D VNAND Flash (0) | 2023.04.28 |
[제품] 낸드 플래쉬(NAND Flash)란? (0) | 2023.04.03 |