책읽는 공돌이

하이닉스는 PUC(Peri Under Cell) , 삼성전자는 COP(Cell On Peri)라고 부르는 구조입니다. 이전에 3D VNAND가 CELL은 적층하고 Peri는 같은 층에 둬서 건축물로 치면 아파트 + 상가라고 하면 PUC, COP는 상가가 밑에 있는 주상복합의 형태입니다. 3D VNAND의 Peri가 차지하는 면적을 줄일 수 있기 때문에 전체적으로 봤을 때 약 30%의 칩사이즈가 줄어듭니다. 단점으로는 Cell 더 올라가기 때문에 Cell동작의 성능이 열화 되고 Cell을 올리기 때문에 Peri와 Cell 간의 배선이 어려워지게 됩니다. 게다가 Peri 공정 후에 Cell공정이 들어가기 때문에 열공정으로 인한 안 좋은 영향을 Peri가 받게 됩니다. 이러한 단점을 안고서라도 면적에 대한 이..

기본적으로 Planar NAND에서 Vertical NAND(VNAND)의 변화는 주택에서 아파트의 변화로 많이 이야기합니다. 당연히 같은 호수에 비해 좁은 면적을 차지하게 됩니. 이것의 의미는 같은 용량에 더 작게 만들 수 있게 할 수 있다는 것입니다. 반대로 단점도 존재합니다. 높은층을 쌓아야 하기 때문에 단수가 늘어날수록 단수를 더 쌓아야 하기 때문에 공정비용도 같이 늘어나게 됩니다. 그리고 아파트도 마찬가지지만 높이 쌓을수록 더 난이도가 높아집니다. 하지만 이 모든 단점을 커버할 수 있을 정도로 작게 만들 수 있고, 이것은 곳 한 웨이퍼당 생산량이 늘어나기 때문에 가격경쟁력이 늘어날 수 있다는 것입니다. 잠깐 칩사이즈가 생산량에 어떤 영향을 미치는지 볼 때, 칩사이즈가 가로세로 반으로 줄어든다면 ..